

#### ⑩日本国特許庁(JP)

⑩ 特 許 出 願 公 開

# @ 公 開 特 許 公 報(A) 平4-134865

⑤Int.Cl.5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月8日 1

H 01 L 27/148 H 04 N 5/335

Z 8838-5C

8122-4M H 01 L 27/14

В

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称 固体撮像素子

②特 頭 平2-257783

⑩発 明 者 川 端 啓 子

東京都港区芝5丁目7番1号 日本電気株式会社内

勿出願人 日本電気株式会社 東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明報書

発明の名称

固体提级案子

### 特許請求の範囲

電荷 転送送 放 を を 検 を を 検 と、 前記 電 荷 転送 部 放 層 の 電 で を 検 を を 検 を と 取 る る び ア 増 幅 器 ど い で で 数 返 に 集 を で れ で な の 出 力 場 に た 電 極 配 線 層 上 に 設 が 前記 を が 設 け ら れ で い む 記 経 層 と に 前記 経 層 と に 前記 経 層 と に 前記 経 層 と で い な こ と を 接 彼 ケ る 固 体 撮 像 素 子 。

### 発明の詳細な説明

〔産業上の利用分野〕

本発明は、固体機像素子に関し、特に電荷検出部の構造に関する。

### 〔従来の技術〕

電荷転送型の固体摄像素子において、出力の電流 荷検出部はS/N・リニアリティー等の点点が 浮遊拡散層を用いた増福器が一般のである。 図(b)は電荷検出部の一例を示す断面回は の、水平CCDを転送されてきた信号電荷は のの転送電極 5、出力ゲート電極 6 下を通過 群段の転送電極 5、出して電圧に変換され、 駆動 が遅近散層 8 に流入して電圧に変換され、 駆動 がプランジスタ1 0 を有出される。

第3図(a)は電荷検出部の平面図である。第3図(b)は第3図(a)のX-X級断面図である。8は浮遊拡散層、16はソースホロワ増編器の駆動トランジスタのゲート電極、13は浮遊拡散層8と駆動トランジスタのゲート電極9を接続るA&配線層、15はドレイン電圧増子V。に接続されているドレイン領域、17は負荷トランジスタ10に接続されているソース領域で、この部分が出力電圧を与える。

電荷検出は浮遊拡散層8に転送される電荷量Q の変化に応じ、Q=Ci゜×Vなる関係式に基づ き、浮遊拡散層8、リセットゲート電極7、リセ ットドレイン8によって形成されるリセットトラ ンジスタのリセット動作により、設定されたフィ ールドスルー電位からVの電位変化として行われ る。ここで、Cァ」は、浮遊拡散層8の容量Cァ」 の他にリセットゲート電極7との間の容量Ca. 水平出力ゲート電極6との間の容量Cb、浮遊拡 散層8と駆動トランジスタのゲート電極16とを 接続するAg配線層13が半導体基板との間に持 つ容量Cc、駆動トランジスタのゲート電極16 が半導体基板との間に持つ容量Cd,駆動トラン ジスタのゲート電極16が、そのソース領域15 との間に持つ容量Ce、駆動トランジスタのゲー ト電極16分、そのソース領域16との間に持つ 容量Cfなどの寄生容量の和として表現できる。

従って信号電荷は、浮遊拡散層8に付随する容量で元がが小さいほど電圧変換効率は大きく、素子の感度が向上することになる。従来これらの答

生容量をなるべく小さくするため、 C a . C b については、浮遊拡散層自体の面積の値小、 C c . C dについては、浮遊拡散層 8 と駆動トランジスタのゲート電極 1 6 を接続する A g 配帳層 1 3 や、駆動トランジスタのゲート電極 1 6 を短くしたり、細らせるなどの対策がとられてきた。

#### (発明が解決しようとする課題)

しかし、この従来の電荷検出部の浮遊拡散層と 駆動トランジスタのゲート電極とを接続するAg 配線層は、レイアウト上極端に短い配線は不可能 であり、改善する上で大きな障害となるという同 題点があった。

#### 〔課題を解決するための手段〕

本発明は、電荷転送部と、前記電荷転送部から信号電荷を受取る浮遊拡散層と、前記浮遊拡散層の電位を検出するバッファ増幅器とが半導体基板に集積されている固体振像素子において、前記ペッファ増幅器の出力端に接続された電極配線層が前記半導体基板上に設けられ、前記電極配線層上に絶縁膜を介して前記浮遊拡散層と前記バッファ

増福器の入力端とを接続する配線層が設けられて いるというものである。

#### 〔実施例〕

次に本発明の実施例について説明する。

第1図(a)は本発明の第1の実施例を示す平面図、第1図(b)は第1図(a)のY-Y線断面図である。

従来例との相違について説明する。

洋遊拡散層 8 とコンタクト穴 1 8 - 1 で接続され、バッファ増幅器の駆動トランジスタのゲート電価 1 6 (第 2 層ポリシリコン膜) とコンタクト穴 1 9 で接続された A 3 配線層 1 3 の下に厚さ2 0 0 n m の絶縁膜 2 2 (酸化シリコン膜) を介して電極配線層 2 1 (第 1 層ポリシリコン膜) が設けられている。電極配線層 2 1 はコンタクト穴 2 3 で出力配線層 1 1 (A 4 膜) と接続されている。

電極配線層 2 1 の電位はA 3 配線層 1 3 の電位につれて変化するので、電位差の変化は殆どなく、A 3 配線層 1 3 が半導体基板との間などに持

っていた寄生容量を減らすことができる。

第2団は本発明の第2の実施例の電荷検出部の 平面団である。

浮遊拡散層 8 と駆動トランジスタゲート電極 1 6 を接続する配線部の容量を更に減らすことができる。以上の実施例は M O S 型ソースホロワタイプのパッファ増幅器により構成したが、バイボーラ型の増幅器等によっても、構成可能であることはいうまでもなくパッファ増幅器の利待が 1 に近いほど効果が大きい。

(発明の効果)


## 特開平4-134865 (3)


電価5、6…出力ゲート電価、7…リセットゲート電価、8…浮遊拡散層、9…駆動トランジスタ、11…出力配線層、10…負荷トランジスタ、11…出力配線層、12…ゲートバイアス電源、13、14… A S 配線層、15…ドレイン領域、16…ゲート電低、17…ソース領域、18-1、18-2、19、20…コンタクト穴、21…電極配線層、22… 絶縁膜、23、24、25…コンタクト穴、26…第2層A S 電桶、

### 図面の簡単な説明

第1図(a)は本発明の第1の実施例を示す平面図、第1図(b)は第1図(a)のY-Y線断面図、第2図は第2の実施例を示す平面図、第3図(a)は従来例を示す平面図、第3図(b)は第3図(a)のX-X線断面図である。

1 ··· P 型半導体基板、 2 ··· N ウェル、 3 ··· リセット・ドレイン、 4 ··· 酸化シリコン膜、 5 ··· 転送





-373-

